Translate:

Total Pageviews:

Featured Post:

The Obstruction Case and Troubleshooting in the Piping of Refrigerant System for Air Cooler Type.

冷風式冰機冷媒管道 内 的 堵塞與清除 Machine/Equipment: Refrigerator System Maker/Manufacturer: (General) Type and Model: For R404a Air Cooler Units 民以食為天 , ...

2026年9月2日

CoWoS (2)


CoWoS (Chip-on-Wafer-on-Substrate) 是台積電開發的 2.5D 先進封裝技術, 為當前人工智慧(AI)與高效能運算(HPC)晶片的核心基礎。

它的名稱結合了兩個主要製程步驟:

l

CoW(Chip-on-Wafer)

 

先將多顆裸晶(諸如GPUCPU 等處理器)與高頻寬記憶體(HBM)透過微凸塊(Micro-bump)橫向並排﹑堆疊在中介層(Interposer)上進行高密度連接。

l

WoS(Wafer-on-Substrate)

 

再將整組中介層模組安裝到封裝基板(Substrate), 最後連接至外部電路。

結構優勢:

縮短晶片與記憶體間的物理距離, 大幅提升資料傳輸頻寬與速度, 同時降低功耗和延遲。

 

CoWoS 的三大類型
若依據「中介層」材質與結構的不同, 分為以下三種技術:

l

CoWoS-S(Silicon)

 

採用傳統矽中介層。技術最成熟﹑訊號傳輸最穩且密度極高, 是旗艦級 AI 晶片( NVIDIA Hopper 系列)的主流配置, 但成本較高且尺寸放大時良率較難克服。

 

CoWoS<sup>®</sup>-S

 

台積公司的CoWoS®-S解決方案為超高效能運算應用, 提供最頂尖的封裝技術。晶圓級系統整合技術可在大面積的矽中介層上實現高密度互連佈線與嵌入式深溝槽電容(Embedded Deep Trench Capacitor, eDTC), 在其上方整合邏輯小晶片(Logic Chiplet)與高頻寬記憶體(High-Bandwidth Memory, HBM)等各類功能晶片。CoWoS 2012 年起已投入量產, 其矽中介層(Silicon Interposer)尺寸最高可達 3.3 倍光罩。

l

CoWoS-R(RDL)

 

以重分佈層(RDL)聚合物與銅線取代矽中介層。成本較低﹑設計彈性高, 主要應用於網絡通設備或邊緣 AI

 

CoWoS<sup>®</sup>-R

 

CoWoS®-R先進封裝服務藉由多層線路重佈層(Redistribution Layer, RDL)中介層, 連接系統單晶片(System-on-Chip, SoC)/或高頻寬記憶體(High-Bandwidth Memory, HBM)晶片, 2023年起投入量產, 以實現異質整合。RDL中介層由聚合物與銅導線組成, 且相對具有韌性, 能增強C4焊點的完整性, 支援較大尺寸的封裝, 以滿足極其複雜的功能需求。

 

 

l

CoWoS-L(Local Silicon Interconnect)

 

結合矽中介層(局部以矽橋 LSI 串聯高速互連) RDL。能支援比 CoWoS-S 更大的封裝尺寸與更多 HBM 堆疊, 是近期高階 AI 晶片( NVIDIA Blackwell 系列)的擴產與採用重點。
CoWoS®-L
先進封裝服務結合線路重佈層(RDL)和高密度嵌入式局部矽基互連(Local Silicon Interconnect, LSI)﹑嵌入式深溝槽電容(eDTC), 以及能夠整合各種嵌入式晶片的優勢協助高效能產品擴展至更大尺寸。

 

CoWoS<sup>®</sup>-L

 

台積首個3.5倍光罩尺寸的CoWoS®-L已於2024年投入生產。緊接著, 為滿足更高封裝性能與 AI 算力需求, CoWoS-L 持續擴大中介層尺寸, 以便在 CoWoS 封裝中整合更多矽晶片(Silicon)與記憶體。
CoWoS®-L
的主要特點包括:
嵌入式局部矽基互連(LSI)晶片透過多層次微米銅導線, 實現高佈線密度的晶粒對晶粒(Die-To-Die)互連。LSI 晶片在各項產品中可具備多種連接架構, 例如:系統單晶片(SoC) SoCSoC 對小晶片(Chiplet)SoC 對高頻寬記憶體(HBM), 並可重複用於多種產品。其對應的金屬類型﹑層數與間距均與 CoWoS®-S 所提供的規格一致。
在正面與背面均具有寬間距的線路重佈層(RDL)模塑中介層, 在傳輸訊號與電源時, 能在高速傳輸時提供低損耗的高頻訊號表現。
具備整合其他元件的能力, 例如可在 SoC 晶粒下方整合獨立的嵌入式深溝槽電容器(eDTC), 以優化電源管理。

 

最新發展與挑戰

尺寸與良率突破:

隨著 AI 晶片搭載更多 HBM, 台積電持續放大 CoWoS 尺寸, 5.5 倍光罩尺寸的 CoWoS 良率已超過 98%, 並計畫在 2028 年推進至 14 倍光罩尺寸。

散熱瓶頸:

封裝尺寸與晶片功耗同步急遽放大, 散熱已成為異質整合的實際瓶頸。
台積電正朝水冷﹑噴射衝擊冷卻及無介面材料(TIM-less)的背面微通道水冷架構終極目標發展。

 

編撰:Google AI
編審:J-P
2026/3/25

編者按:
所有訊息皆取材自網絡, 故難免遭受科技精進和時效性以及訊息量影響而偏頗, 此謹供參考。

 

讀者務請運用個人獨立思考能力自行作出決定, 如因相關訊息招致任何損失或不利; 概與編者及作者無涉。

MOST VIEWED ARTICLES: